集成電路設(shè)計，或稱 IC 設(shè)計，是更廣泛的電子工程知識體系的一部分。電子工程中有一個過程叫做電路設(shè)計。集成電路設(shè)計的目的是組裝能夠執(zhí)行特定功能的互連元件。一個簡單的例子就是數(shù)字加法或乘法的能力。另一個例子是開發(fā)執(zhí)行計算機(jī)指令以完成復(fù)雜任務(wù)的微處理器。

一、集成電路制造原理

這一過程中使用的電路元件從晶體管、電阻器、電容器和導(dǎo)線等基本構(gòu)件開始。在這些元件的基礎(chǔ)上，產(chǎn)生出更復(fù)雜的功能，如邏輯門或精密放大器，然后形成更復(fù)雜的功能，如加法器和乘法器。這一過程會自行繼續(xù)，從而產(chǎn)生越來越復(fù)雜的電路構(gòu)件。

電路設(shè)計使用分立、預(yù)制的元件來構(gòu)建電路。集成電路設(shè)計有一個重要區(qū)別。在這種情況下，電路元件由微小的元件組成，通過一種稱為光刻的工藝在硅基板上實現(xiàn)。光刻工藝在硅基板上形成不同的幾何形狀，改變該形狀所定義區(qū)域的電氣特性。當(dāng)這些區(qū)域組合和重疊時，基本電路元件就產(chǎn)生了。

因此，集成電路的設(shè)計包括兩個不同的過程。首先，組裝電路元件，以實現(xiàn)所需的功能。然后，將實現(xiàn)這些電路元件的不同幾何形狀組裝并連接到硅基板上。第一個過程通常稱為邏輯設(shè)計或電路設(shè)計，第二個過程稱為物理設(shè)計。根據(jù)集成電路要處理的信號類型，可采用數(shù)字或模擬方法。對于模擬/混合信號或 AMS，兩種方法都要使用。此外，還必須考慮各個電路元件如何滿足設(shè)計要求。如果需要修改電路元件以滿足設(shè)計要求，則應(yīng)采用特定的設(shè)計方法。

二、集成電路設(shè)計的重要性

集成電路設(shè)計是一門極其重要的學(xué)科。它是開發(fā)當(dāng)今使用的所有微電子器件的基礎(chǔ)。這包括為便攜式電腦和移動電話提供動力的微處理器、為電腦顯示器和電視機(jī)提供動力的圖像處理電路，以及可穿戴和植入式醫(yī)療設(shè)備中使用的傳感器。這些微電子設(shè)備還使人工智能的應(yīng)用日益廣泛，開辟了自動駕駛、機(jī)器視覺和自然語言處理等新領(lǐng)域。

人工智能技術(shù)在我們的世界中廣泛應(yīng)用，而人工智能設(shè)計則構(gòu)成了制造這些設(shè)備所需的學(xué)科基礎(chǔ)。

三、集成電路(IC)設(shè)計流程

集成電路設(shè)計過程可視為一系列分層分解步驟。高層次的要求被分解成更詳細(xì)的要求，目的是在硅片上實現(xiàn)一個能完全滿足目標(biāo)功能的電路。集成電路設(shè)計過程的關(guān)鍵步驟包括

1.架構(gòu)設(shè)計

在此確定集成電路所需的功能。考慮集成電路的功能時要結(jié)合正在開發(fā)的系統(tǒng)。集成電路需要提供哪些功能?需要什么樣的速度和功耗?設(shè)備的價格應(yīng)該是多少? 這些問題的答案構(gòu)成了選擇具體技術(shù)來實現(xiàn)設(shè)備的基礎(chǔ)。在現(xiàn)階段，"是什么 "是最重要的。 實施方法尚未明確。

2.邏輯/組件設(shè)計

在這一階段，要在宏觀層面上對構(gòu)件進(jìn)行組裝和連接，以實現(xiàn)集成電路所需的功能。通常使用現(xiàn)有的構(gòu)件，如存儲器、處理單元和傳感器。高層電路元件的功能描述被分解為所需的低層電路元件。這一過程由稱為邏輯合成的軟件自動完成。對元件集合進(jìn)行仿真，以驗證設(shè)計的功能。 根據(jù)模擬所需的詳細(xì)程度，可使用數(shù)字邏輯模擬器或模擬電路模擬器。如果需要對器件進(jìn)行宏觀修改以滿足集成電路的要求，則應(yīng)使用定制電路設(shè)計技術(shù)。這一步?jīng)Q定了芯片的 "實現(xiàn)方式"。

3.物理設(shè)計

這一步在硅片上創(chuàng)建實現(xiàn)所有所需電路元件的互連形狀的實際布局。這一過程從芯片 "藍(lán)圖 "開始，"藍(lán)圖 "明確了芯片所有主要功能的位置，以及設(shè)計的主要輸入和輸出連接位置。然后對最終電路元件進(jìn)行定位和定向，為生產(chǎn)做好準(zhǔn)備。如果需要在宏觀層面修改器件以適應(yīng)集成電路的要求，則應(yīng)使用集成電路版圖編輯工具應(yīng)用定制版圖技術(shù)。 至此，芯片實施的 "如何 "已完全確定。

4.物理驗證

現(xiàn)在可以對制造過程中添加到設(shè)計中的所有物理效應(yīng)進(jìn)行建模。布線造成的額外電阻、信號串?dāng)_和制造工藝本身的變化只是需要考慮的眾多因素中的一部分。在這些壓力下，電路還能正常工作嗎?此外，對于如何將電路實際放置在硅晶片上進(jìn)行制造，還有許多設(shè)計規(guī)則。這些設(shè)計規(guī)則也將在本步驟中進(jìn)行審查。

5.驗證

這是設(shè)計送交生產(chǎn)前的最后一步。在此，所有影響電路性能或可制造性的關(guān)鍵參數(shù)都要根據(jù) Golden Signoff 質(zhì)量工具的結(jié)果進(jìn)行檢查。在這一步驟中，設(shè)計規(guī)則與可制造性設(shè)計規(guī)則一起接受全面檢查。 設(shè)計時序、功耗和信號完整性也在此步驟中進(jìn)行檢查和 "關(guān)閉"。在簽核過程中，必須仔細(xì)消除寄生現(xiàn)象，以確保充分了解工藝的物理效應(yīng)，這一點非常重要。在此步驟中使用的 Synopsys 金牌簽核工具包括 IC Validator、PrimeTime®、PrimePower 和 StarRC。

在考慮先進(jìn)半導(dǎo)體技術(shù)時，集成電路設(shè)計流程的另一個方面也變得非常重要。物理效應(yīng)和工藝可變性在先進(jìn)制造技術(shù)中發(fā)揮著重要作用。例如，連接電路元件的導(dǎo)線的物理電阻會導(dǎo)致工作電壓發(fā)生顯著變化，從而影響電路性能。制造工藝的變化也會導(dǎo)致意想不到的電路行為。為避免這些問題，應(yīng)在早期設(shè)計階段對布線延遲和工藝變化等后期影響進(jìn)行建模和考慮，以確保這些影響不會對電路性能造成影響。

海馬課堂專業(yè)課程輔導(dǎo)，輔導(dǎo)不滿意隨心退，3500+嚴(yán)選碩博學(xué)霸師資，針對學(xué)生的薄弱科目和學(xué)校教學(xué)進(jìn)度，匹配背景相符的導(dǎo)師，根據(jù)學(xué)生情況進(jìn)行1V1專屬備課，課程輔導(dǎo)產(chǎn)品升級贈送考前保障，上課時間靈活安排，中英雙語詳細(xì)講解課程中的考點、難點問題，并提供多方位的課后輔導(dǎo)，輔助學(xué)生掌握全部課程知識，補足短板。